



(11)Publication number:

56-034248

(43)Date of publication of application: 06.04.1981

(51)Int.CL

HO4J HO4L 7/00 H04Q 11/04

(21)Application number: 54-110988

30.08.1979

(71)Applicant:

(72)Inventor:

FUJITSU LTD TSUDA HARUO

OKINO TAKAYUKI

IYOTA TOSHIO


(54) FREQUENCY CORRECTION SYSTEM IN INDEPENDENT SYNCHRONIZATION SYSTEM

(57)Abstract:

(22)Date of filing:

PURPOSE: To make it possible to perform frequency correction without lowering of precision in lower slave stations, by causing upper slave stations, where the frequency is corrected directly from the master station, to generate a correctable signal and by causing lower slave stations to receive this signal and confirm normalcy of the transmission line.

CONSTITUTION: In upper slave station 10, a clock signal held in a fixed frequency error range by the reference clock signal from the master is generated from clock supply unit 11. Correctable signal generating circuit 13 generates a correctable signal for a fixed time after correction of unit 11, this signal and the clock signal are multiplexed by multiplexing unit 14, and a frame pulse is added to them. and they are transmitted. In lower slave station 20, the frame pulse, the clock signal, and the correctable signal are extracted from the transmitted signal by multiplexing unit 21 and are applied to frame synchronizing circuit 22, clock supply unit 23, and correction control circuit 24 respectively. Circuit 24 controls unit 23 to correct the clock signal generated by circuit 23 by the clock signal from unit 21 when the synchronizing signal of frame synchronization from circuit 22 and the correctable signal are applied.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⁽¹⁾ 日本国特許庁 (JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭56-34248

DInt. Cl.3

H 04 J 3/06

H 04 L 7/00 H 04 Q 11/04 識別記号

庁内整理番号 6914-5K 7608-5K

7608-5K 6446-5K 砂公開 昭和56年(1981)4月6日

発明の数 1 審査請求 未請求

(全 4 頁)

ሟ独立同期方式における周波数較正方式

创特

願 昭54-110988

20出

願 昭54(1979)8月30日

⑫発 明 者 津田春生

川崎市中原区上小田中1015番地

富士通株式会社内

⑦発 明 者 沖野孝之

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 井余田敏雄

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

⑩代 理 人 弁理士 玉蟲久五郎 外3名

男 組 :

1. 発明の名称

独立同期方式にかける周波数数正方式

3.発明の評細を説明

本発明はマスタ局によって歓迎される従属局に

よって下位の従属局を敷正する場合の、独立同期 方式における周放数較正方式に関するものである。

マスタ局を中心として多数の従属局が通信網を 構成し、マスタ局と各従属局との間、または従属 局相互間で通信を行なり場合の同期方式として、 従属同期方式と独立同期方式とが従来用いられて いる。

従属阿筋方式においては、マスタ局からの基準クロック信号にすべての従属局の阿筋発振器が従属するため、クロック信号分配路が定められており、この分配路に送出されるクロック信号を使用すれば、各従属局においてマスタ局の基準クロック信号を再生することができる。

独立問期方式は発掘鬼の馬波数安定底の向上によって可能となったもので、この場合は従属同期・ 方式におけるごとをクロック信号分配路という考え方はなく、従って各従属局の発掘器の周波数を 軟正する場合の基準信号の退び方が問題となる。

第1図はマスタ局と従真局の配置の一例を示す 酸である。同図にかいて A はマスタ局を示し、B,

(1)

特開昭56- 34248 (2)

本発明はこのような従来技術の欠点を飲去しようとするものであって、その目的は従属局の被較正発振りが軟正をある時間の間は周波数精度がそれほど低下せず、基準信号源として十分使用に耐えることを利用して、他の下位の従属局の歓正を行なうことができる層波数較正方式を提案することにある。

すなわち、発振器の開放数数正間隔はその周波

(3)

れる上位の役属局に自局クロック信号が基準信号を登信のでは、マスタ周のに対象を受信であるとともに、マスタ周のに対象を受信であるとともに、マスタ周のに対象を受信であるととない。とのでは、ないのでは、ないのでは、であるととないが、であるととないが、であるととないが、であるととないが、であるととないが、であるととないが、であるととを特別のクロックを受けるととを特別により、ないのではないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないので

以下実施例について説明する。

第2図は本発明の独立周期方式における層波数 製正方式の一実施例の構成を示すプロック間であ る。同図において被蔽で囲まれた部分 10 は上位 の複数正従属局をあらわし、同じく20 は複数正従 属局 10 によって製正される下位の被較正従属局を あらわしている。また 11 はクロック供給設置、12 は較正制御目路。 15 は製正可能信号発生回路、 14 および 21 は多重化回路、22 はフレーム周期回

数安定度から足められるが、数正された後一定時 間は十分他の発姜器製正用の蓄単信号として使用 できる。そこで複数正発提器の數正核一定時間の 間は、他の下位の被較正発振器に対しマスヶ局と 同様に"基準クロック信号として使用可能" た旨 の信号を送出する。下位の被較正局はその信号を 交信 している被較正局からのクロック信号を基準 信号として使用して周波散較正を行なり。またと の場合、伝送路に異常が生じると伝送路用の装置 等における特度の悪いクロック信号が入力される 場合があるので、伝送路が正常であることを確認 ナる手段を設け、との手段からの信号によって伝 送路が正常であることを確認して周故数較正を行 なう必要がある。依送時が正常であることを確認 ナる手段としては例えばフレーム同期回路を利用 してフレーム同期がとれているとき、その出力値 号を前述の信号として用いることができる。

以上のどとき目的を達成するため、本発明の独立同期方式にかける関放数数正方式にかいては、マスク局の基準クロック信号によって直接数正さ

(4)

路、 25 はクロック供給装置、 24 は較正創御回路、 30 は伝送路である。

マスタ局からの苦単クロック信号は、被較正従 展局 10 ドンいてクロック供給装置 11 に加えられ ている。装正制御回路 12 は適当な期間でとにクロ ァク供給装置 11 を制御しきクロック信号に対し、 その発生するクロック信号周波数を載正させ、正 しい周波数に引展す。このようにしてクロック供 蛤装屋 11 の発生するクロック信号は、基準クロッ ク信号に対して一定の関皮数誤差の範囲に維持さ れる。発生したクロック信号は多重装置 14 に供給 されて多重化信号の発生分離のために用いられる。 一 方、 軟 正 可 飽 信 号 発 生 図 路 15 は、 ク ロ ッ ク 供 齢 装置 11 が装正された装一定期間の間、装正可能者 号を発生する。獣正可能信号を発生する期間は、・ クロック供給装置 11 が基準クロック信号によって 較正される期間より短く、クロック供給装置 11 の 発生するクロック信号の局放数調差が十分小さい 範囲の期間とする。とのようにして発生したタロ ック信号と駛正可能信号は多重化装置 14.化 おい





(5)

1時間856- 34248 (3)

被軟正従属局 10 にかける定期保守(較正)関係 ·と、下位の被教正従異局 20 における教正可能期間 との関係は、久のようにして定めることができる。. 一般に発展器の発掘制度数は、緩年変化によって 時間とともに次第に公称層放散からずれてゆく。 第 5 図は後較正従馬馬発掘節波数にかける経過時 聞』と周波数偶差 4f との関係の一例を示す図であ って、阿図に見られるどとく、時間にと偏差がと をそれぞれ対数目盛であらわしたとき、直線的変 化を示す。従って仮に下位の複数正従異局の発援 周波数を傷差 4f = 10 a・α の精度で製正する場合を 考えると、その時の入力開度数の個差が *Δf* = 10 ³·α より十分小さいことが必要である。今、この歴史 を偏差45=18・4以下にするものとすれば、その場 合の経過時間 t = 10・7;までは。 被較正従異局 10 の出力信号を定期保守用基準信号として使用する ことが可能である。との場合の単位時間方は発振 器の使用年数が長いほど一般に長くなるが、使用 された年畝により、また発掘着のはらつきによっ て第3回に示された直部の傾斜は変化するので、

(8)

て多重化され、フレームパルスを付加されて伝送 路 30 に送出される。

下位の従属局 20 长かいては、伝送路 30 を経て 伝送された信号を多重化装置 21 にかいて分離し、 フレームパルス、クロック信号および収正可能信 号を取り出してそれぞれフレーム何期回路 22、ク ロック供給装置 23 および軟正飼御図路 24 に加え る。フレーム同期回路 22 はフレームパルス化よっ てフレーム同期をとり、同期がとれたとき何期値 号を軟正制御回路 24 に入力する。 紋正制御回路 24 は同期信号と較正可能信号とが加えられていると き、クロック供給装置 23 を制御してその発生する タロック信号が、多重化装置 21 から加えられてい るクロック信号によって較正されるようにする。 とのようにして下位の後較正従異局 20 は、上位の 被較正従属局 10 のタロック信号が基準タロック信 号に対して十分周波数額差が少く、かつ被収正従 氏局 10 と下位の被験正従真局の間の伝送路 30 に 異常がないとき、そのクロック信号が被駁正従馬 局 10 のクロック信号によって敷正される。

(7)

最悪の値として、製造直接における特性から定期 保守間隔を定めれば安全である。

以上説明したように本発明の独立同期方式にかける周度教献正方式によれば、マスタ局からの基準信号によって献正される上位の被較正従期局のクロック信号を歓正用基準信号として用いて、高波数権度を低下させることなく、下位の被較正従馬局の周波数較正を行なりことができ、極めて効果的である。

4. 図面の簡単な説明

第1回はマスタ局と従属局の配置の一例を示す 図、第2回は本発明の改立同期方式における関放 数較正方式の一実施例の構成を示すブロック図、 第3回は複較正従属局発掘周波数における経過時 関と周波数偏差との関係の一例を示す図である。

10 …上位の被較正従属局、11 …クロック供給 装置、12 …被正制得团路、13 … 軟正可能信号発 生回路、14 … 多重化固路、20 … 下位の被較正従 馬局、21 … 多重化团路、22 … フレーム同期回路、 25 … クロック供給装置、24 … 歓正制得回路、 30 … 伝送路。

等許出願人 富士通株式会社 代理人弁理士玉 蟲 久五郎(外3名)

(9)

